메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
정수남 (강원대학교) 김정범 (강원대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제15권 제4호(JKIIT, Vol.15, No.4)
발행연도
2017.4
수록면
39 - 44 (6page)
DOI
10.14801/jkiit.2017.15.4.39

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2017

저 전력 곱셈 연산을 위한 저 전력 4-2 압축회로 설계
정수남 ,  김정범 한국정보기술학회논문지 2017.04 학술저널
고성능 4-2 압축회로를 이용한 16비트×16비트 곱셈기
정수남 BIT의료융합학과간과정 2017.01 학위논문

초록· 키워드

오류제보하기
본 논문은 저 전력 곱셈연산이 가능한 저 전력 4-2 압축회로를 설계하였다. 다양한 저 전력 연산 시스템의 응용분야에서 저 전력 곱셈연산에 대한 중요성이 증가하고 있다. 부분곱합단(Partial Product Summation Stage)은 전 전력 곱셈연산의 중요한 단이며, 이 단은 4-2 압축회로들로 구성되어 있다. 제안한 회로는 XOR- XNOR, XOR와 멀티플렉서로 구현하였으며, 저 전력 동작을 위해서, 최적화된 XOR-XNOR를 사용하여 40개의 트랜지스터로 설계하였다. 설계한 회로는 기존회로와 비교하였을 때, 전력소모가 15.8% 감소하였으며, 전력지연시간곱(PDP, Power-Delay-Product)이 16.4%가 감소하는 우수한 성능을 보였다. 제안한 회로는 0.18um CMOS 표준공정을 이용하여 설계하였으며, SPICE 시뮬레이션을 통하여 타당성을 입증하였다.
#4-2 compressor #XOR-XNOR #low-power circuit #low-power multiplication

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 4-2 압축회로
Ⅲ. 시뮬레이션 결과 및 비교
Ⅳ. 결론
References

참고문헌 (9)

참고문헌 신청
S. C. Yuan, 4-2 compressor of fast booth multiplier for high-speed RISC processor, International Journal of Electronics, Vol. 94, No. 9, pp. 869-875, Sep. 2007. S. Goel, M. A. Elgamel, and M. A. Bayoumi, Novel design methodology for high-performance XOR-XNOR circuit design, Proceedings of the 16th Symposium on Integrated Circuits and Systems Design (SBCCI’03), pp. 71, Sep. 2003. M. A. Elgamel, S. Goel, and M. A. Bayoumi, Noise tolerant low voltage XOR-XNOR for fast arithmetic, in Proceedings of the Great Lake Symposium on VLSI 2003, Washington, D.C, pp. 285-288, Apr. 2003. Sung-Tae Lee and Jeong-Beom Kim, Design of an Ultra Low-Power 32-bit Pipelined MAC (multiplication-and-accumulation) Unit Using Sub- Threshold Circuit, Journal of KIIT, Vol. 9, No. 7, pp. 17-23, Jul. 2011. M. Shams, T. K. Darwish, and M. A. Bayoumi, Performance analysis of low-power 1-bit CMOS full adder cells, IEEE Trans. VLSI Syst., Vol. 10, No. 1, pp. 20-29, Feb. 2002.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

불확실성을 고려한 OLED 발열 모델의 통계적 검증
김대환 ,  윤병동 대한기계학회 춘추학술대회 2014 .11
유기발광다이오드 (OLED) 디스플레이 기술 동향
이창희 전기의세계 2005 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2017-004-002402805