메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
오호빈 (성균관대학교) 김용우 (한국교원대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제62권 제4호(통권 제569호)
발행연도
2025.4
수록면
27 - 35 (9page)
DOI
10.5573/ieie.2025.62.4.27

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
임베디드 시스템은 대부분 ARM 기반 Cortex-R, Cortex-M 계열 마이크로 컨트롤러가 많이 사용되며, 고성능을 위해 캐시가 필수적으로 사용된다. 하지만, 최근에 활발하게 연구되고 있는 개방형 프로세서인 RISC-V 프로세서는 적합한 캐시 구조 및 크기별 성능과 자원 사용량을 종합적으로 분석한 연구가 부족하다. 따라서, 본 연구에서는 임베디드 RISC-V 기반의 32비트 RV32I 5단계 파이프라인 프로세서에 다양한 캐시 구조(Direct Mapped Cache, 4-Way Set-Associate Cache, Fully Associate Cache)를 명령어 캐시와 데이터 캐시로 구현하고, Dhrystone과 Coremark 벤치마크 프로그램을 통해 평가하여 최적의 캐시 구조와 크기를 도출하였다. FPGA 보드인 Artix-7 Nexys A7-100T를 사용하여 최대 동작 주파수 50MHz를 목표로 합성 및 구현을 통해 하드웨어 자원 사용량을 분석하였으며, FPGA에서 캐시 동작을 검증하였다. 성능 평가용 벤치마크 프로그램 점수와 캐시 실패율, 그리고 하드웨어 자원 사용량을 종합적으로 고려한 결과, 최적의 명령어 캐시 구조 및 크기는 16KiB 크기의 4-Way Set-Associate Cache, 데이터 캐시는 4KiB 크기의 4-Way Set-Associate Cache로 분석되었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 관련 연구
III. 본론
Ⅳ. 실험 결과
Ⅴ. 결론 및 향후 연구
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

최근 본 자료

전체보기

댓글(0)

0