메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Heejune Lee (Konkuk University) Jintae Kim (Konkuk University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.4
발행연도
2018.8
수록면
433 - 437 (5page)
DOI
10.5573/JSTS.2018.18.4.433

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
An area-efficient 12-bit current-steering DAC in 65 nm CMOS with a 3rd-order harmonic canceling calibration DAC is presented. The calibration DAC removes cubic error caused by finite output impedance by injecting correction current corresponding to the opposite of the INL error. To more effectively enable the calibration, the DAC adopts a return-to-zero signaling that suppresses the signal frequency dependency. The prototype DAC occupies an active area of 0.13 mm² while dissipating 59 mW from 1.2 V/1.8 V supply. The calibration DAC achieves 3rd-order harmonic reduction of as much as 15.8 dB up to Nyquist frequency when running at the sampling frequency of 220 MS/s.

목차

Abstract
I. INTRODUCTION
II. CALIBRATION PRINCIPLE
III. ARCHITECTURE AND IMPLEMENTATION
IV. SIMULATION RESULTS
V. MEASUREMENT RESULTS
VI. CONCLUSION
REFERENCES

참고문헌 (7)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-003336428