지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.10
- 수록면
- 743 - 746 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 integer-N PLL 구조를 이용하여 94 GHz PLL을 설계/제작하고 고온시험을 수행하여 그 결과를 평가하고 분석한다. 94 GHz PLL은 0.13 μm SiGe BiCMOS 공정을 이용하여 1 MHz 오프셋 주파수에서 −90 dBc/Hz 이하의 위상잡음을 갖도록 설계되었다. 또한, 제작된 94 GHz SiGe PLL 칩은 시험보드 상에 실장하여 MIL-STD-331C 규격의 고온시험을 수행한 결과, 고온시험 전후 94 GHz PLL 칩의 총 전류변화는 4.7 %이고 94 GHz VCO 및 PLL의 위상잡음 변화는 1 MHz 오프셋 주파수에서 모두 2.3 dB로 고온시험 후에도 VCO 잡음이 PLL로 인해 필터링 되어 저주파 영역 잡음의 평탄화가 잘 유지되고 있음을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 94 GHz SiGe PLL 설계, 제작 및 성능
Ⅲ. 94 GHz SiGe PLL 고온 시험 및 결과
Ⅳ. 결론
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
CMOS 120 GHz Phase-Locked Loops Based on Two Different VCO Topologies
Journal of Electromagnetic Engineering And Science
2017 .04
-
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
-
Beamforming Transmitter IC for Far-Field Wireless Charging
IDEC Journal of Integrated Circuits and Systems
2024 .04
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
10 GHz - to - 14GHz LC VCO Based Charge-Pump PLL With 40nm Low Power CMOS Technology
대한전자공학회 학술대회
2019 .06
-
Double-PLL을 이용한 홀 센서 기반 PMSM 제어의 위치 추정 성능 개선
전력전자학회논문지
2017 .06
-
Study on Low-jitter and Low-power PLL Architectures for Mobile Audio Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
Design of a High-performance High-pass Generalized Integrator Based Single-phase PLL
JOURNAL OF POWER ELECTRONICS
2017 .09
-
Performance Analysis of Three-Phase Phase-Locked Loops for Distorted and Unbalanced Grids
JOURNAL OF POWER ELECTRONICS
2017 .01
-
A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .12
-
A Dual-loop Phase Locked Loop with Frequency to Voltage Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회논문지
2018 .08
-
광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2016 .08
-
166MHz 위상 고정 루프 기반 주파수 합성기
전기전자학회논문지
2022 .12
-
IoT 어플리케이션을 위한 초저전력 PLL 설계
대한전자공학회 학술대회
2021 .06
-
하이브리드 위상 보간법을 이용한 서브-샘플링 기반의 2.4 GHz Fractional-N 위상 고정 루프
대한전자공학회 학술대회
2019 .11
-
Type-3 PLL Based Speed Estimation Scheme for Sensorless Linear Induction Motor Drives
ICPE(ISPE)논문집
2019 .05
-
Performance Evaluations of Four MAF-Based PLL Algorithms for Grid-Synchronization of Three-Phase Grid-Connected PWM Inverters and DGs
JOURNAL OF POWER ELECTRONICS
2016 .09
-
계통연계형 단상 태양광 인버터 PLL 분석
대한전기학회 학술대회 논문집
2019 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-088339720